PAT-NO:

JP402098899A

DOCUMENT-IDENTIFIER: JP 02098899 A

SEMICONDUCTOR MEMORY

**PUBN-DATE:** 

April 11, 1990

INVENTOR-INFORMATION:

NAME

COUNTRY

EKUNI, MASANORI

**ASSIGNEE-INFORMATION:** 

NAME

COUNTRY

MATSUSHITA ELECTRON CORP N/A

APPL-NO:

JP63250386

APPL-DATE: October 4, 1988

INT-CL (IPC): G11C029/00, G11C011/401

US-CL-CURRENT: 714/721

# ABSTRACT:

PURPOSE: To prevent a current from increasing even when a word line and a bit line are short-circuited by serially connecting a fuse disconnectable with a laser beam between the word line and a circuit part which fixes the word line at a low potential at the time of nonselecting the word line.

CONSTITUTION: A fuse 14 disconnectable by the laser beam is serially connected between a word line 8 and a circuit part 5 to fix the word line to the low potential at the time of nonselecting the word line. When a defective remedy processing is executed for a defective memory due to short-circuiting between the word line 8 and the bit line 9 by means of a redundant memory, by disconnecting the fuse 14 serially connected to the defective word line, even when the potential of the bit line by means of a bit line precharging system is conveyed to the word line due to short-circuiting, the potential is disconnected from a low potential holding circuit at the time of nonselecting the word line. Thus, a current penetrating path is not generated, and the power source current at the time of short-circuiting between the word line and the bit line can be prevented from increasing.

COPYRIGHT: (C)1990, JPO& Japio

1/21/08, EAST Version: 2.1.0.14

⑩ 日本 国 特 許 庁 (JP)

m 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

平2-98899

®Int.Cl.5

識別記号 庁内整理番号

④公開 平成2年(1990)4月11日

G 11 C 29/00 11/401 301 B 7737-5B

> 8522-5B G 11 C 11/34

大阪府門真市大字門真1006番地

3 7 1 D

審査請求 未請求 請求項の数 1 (全3頁)

②発明の名称 半導体メモリ

> 願 昭63-250386 20特

223出 願 昭63(1988)10月4日

冗発 明 君 团 正典

大阪府門真市大字門真1006番地 松下電子工業株式会社内

の出 願 松下電子工業株式会社 人

79代理 弁理士 森本 袭 弘

1. 発明の名称 半導体メモリ

### 2 特許請求の範囲・

1. 冗長メモリを有し、ピット級プリチャージ 方式を採用している半導体メモリであつて、レ ーザーにより切断可能なヒュースをワード線と とのワード級を非選択時に低電位に固定する回 路部との間に直列接続した半点体メモリ。

3. 発明の詳細な説明

## 産業上の利用分野

本発明は、冗長メモリを有し、ピット線プリチ ヤージ方式を採用している半導体メモリに関する ものである。

### 従来の技術

近年、半導体メモリ、特化ダイナミツク型ワン ダムアクセスメモリ(以下、 DRAM という)の集積 度は飛鑼的に高まり、そのパターンも非常に微糊 かつ多層化している。そのために、プロセス工程 上の欠陥あるいはダストなどによる不良により歩

留低下をきたし、大きな問題となつている。

また、DRAM においては、チップにおけるメモリ セル節の占める面膜が大きなことから、メモリセ ル部での不良発生の確率が高い。そとで、 DRAM に 冗長メモリを具備させるととにより、メモリセル 郎での不良を教済している。すなわち、メモリセ **ル部での不良内容は、ワード線間の短絡、ワード** 鎮の断額、ピット強間の短格かよびピット級の断 線など様々であり、これらの不良に対しては、不 良メモリのピット数かよびアドレスに対応する冗 長メモリを使用するととにより救済を行なつてい

第2図は従来の一般的な DRAM のメモリ部周辺 の機能回路プロック図である。第2図にないて、 1はメモリ部、2はワード級方向の冗長メモリ部、 3 はピット線方向の冗長メモリ部、 4 はワード線 駆動回路部、5はワード線を非選択時に接地電位 もしくはそれと同等な電位に保持する低電位保持 回路部、6はピット線プリチャージ回路部、7は 直交するワード線8とピット線9の交点である。

第3 図は第2 図の低電位保持回路部5 をトラン リスタ回路で示したものである。第3 図において、 10.11.12 は MOS トランジスタであり、ワード鉄 8 は MOS トランジスタ12 のドレインに接続される とともに MOS トランジスタ11 のゲートに接続される 一方、電源 Vop は 制御信号がゲートに入力される MOS トランジスタ10 を介して MOS トランジスタ11 のドレインに接続されるとともに MOS トランジス タ12 のゲートに接続され、また、 MOS トランジス タ11.12 のソース側は接地されている。

この構成により、ワード線非選択時、制御個号により MOS トランジスタ10 が導通し、電源電圧 Wo が MOS トランジスタ12 のゲートに入力され MOS トランジスタ12 も導通する。したがつて、ワード線8 は MOS トランジスタ12 を介して接地され、ワード線8 は接地電位に保持される。

#### 発明が解決しようとする課題

作用

実施例

上記従来の構成において、ワード線 8 かよびビット線 9 が短絡不良などを起こした場合、不良メモリは冗長メモリ邸 2 . 3 によつてそれぞれ教済

フード級を非蔑択時に低電位に固定する回路部と の間に直列接続したものである。

上紀構成によつて、レーザにより切断可能なと
コーズをワード級ととのワード級を非選択時に低
遺位に保持する国路部との間に直列に接続したの
で、ワード級とピット級との短絡による、不良と
リを冗侵メモリで不良枚済処理する場合、不良り
ード級に直列接続されているとユーズをレーザ
によるピット級の電位がこの短絡でワード級に殴
によられても、ワード級非選択時の低電位と
り、電流質通経路が発生せず、ワード線と回路
はの短絡時における電源電流の増加は起らない。

以下、本発明の一実施例を図面に基づいて説明する。

第1回は本発明の一実施例のDRAMのメモリ部局 辺の機能回路ブロック図であり、従来例と同一部 可能である。しかし、ワード線8は非遊択時、第3回に示す回路により接地配位に保持されており、ワード線8が交点7でピット線9と交点7で短格していると、ピット線プリチャージ回路部6によりピット線9に与えられた電位が短絡発生の交点7を通してワード線8に伝えられ、ワード線はすVDDに保持されて、第3回に示すMOSトランジスタ11のゲート電位がすVDDになることからMOSトランジスタ11は海通し、MOSトランジスタ10.11に電流貫通経路が発生することにより、電源低流が増加してしまりという問題が起こる。

本発明は上記従来の問題を解決するもので、ワード線とピット線の短絡不良の場合に、電源電流増加を伴なわない半導体メモリを提供することを目的とするものである。

#### 展盟を解決するための手段

上記課題を解決するために本発明の半導体メモリは、冗長メモリを有し、ピット線 プリチャージ 方式を採用している半導体メモリであつて、レーザーにより切断可能なヒューズをワード線とこの

分には同一符号を付して、その説明を省略する。
第1図にかいて、メモリ部1のワード級8はレーザーにより切断可能なポリシリコンとユーズに選
列授税されて以高。上記回路構成のDRAMを周知の
冗侵枚済技る場合、短騎不良を発生したでり
リコンとユーズ14をレーザーであるとれている
リフード級8は低電位保持回路部5の回路
リフード級8になり、第3回になり、第3回間によりの関加はなく、フード級とピット級の短格による不良メモリを冗長メモリにより教養することができる。

なお、本実施例では、ポリシリコンヒューズとしたが、他の簡をヒューズに使用してもよい。また、ピット級をす Von に ブリチャージする DRAMのみでなく、ピット級をブリチャージする全ての半導体メモリについても同様、適用できるととはほ

うまでもない。 発明の効果

以上のように本発明によれば、ヒューズをワード線非選択時、低電位に保持する回路部とワード線との間に直列接視し、ワード線とピット線との短絡による不良メモリを、冗役メモリで不良教情処理する場合、不良ワード線に直列接続されているヒューズをレーザーで切断することにより、電板で確加させることなしに、不良メモリを教修することができるものである。

#### 4. 凶面の簡単な説明

第1図は本発明の一実施例のDRAMのメモリ部周辺の機能回路ブロック図、第2図は従来のDRAMメモリ部周辺の機能回路ブロック図、第3図は第2図のワード線非透択時接地電位保持回路部5の回路ブロックを示すトランジスタ回路図である。


2 … ワード線方向の冗長メモリ部、3 … ビット 線方向の冗長メモリ部、5 … 低電位保持回路部、 の回路プロック 5a … 低電位保持回路部、6 … ビット線 プリチャー シ回路部、7 … ワード線とビット線の交点、8 … 代塊人 森 本 錢 弘

シリコンヒューズ。

ワード線、9…ピット線、10.11,12… MOS トラン


ジスタ、13 … ポリシリコンヒユーズ部、14 … ポリン

第 / 图




2…7-ド線5向の兄島×モリ部
3…ビット線5向の兄島×モリ部
5…佐亀位保持回路部
6…ビット線プリチャ・ジ回路部
7…7-ド線とピット線の交点
8…7-ド線
9…ビット線

13 …ポリシリコンヒュ -- ズー各月 14 …ポリシリコンヒュ -- ズ\*



第3网



10. 11. 12 ... MOS + 52529